KOREAN PATENT ABSTRACTS (KR)

Document Code: A

(11) Publication No.: 1998-40306

(43) Publication Date: 19980817

(21) Application No.: 1996-59475

(22) Application Date: 19961129

(51) IPC Code: G02F 1/1343

(71) Applicant(s): LG ELECTRONICS Inc.

(72) Inventor(s): Jae Yong PARK

Jeong Hyun KIM Kyoung Nam LIM Woong Kwon KIM Sung Il PARK

(54) Title of Invention:

LCD AND METHOD FOR MANUFACTURING LCD

(57) ABSTRACT

[PURPOSE] An LCD and a method for manufacturing an LCD are provided to prevent a light from leaking from an edge of a pixel electrode by patterning a film formed on a protective film as an exact shape.

[CONSTITUTION] A pixel electrode is formed through depositing ITO on a protective film and patterning the ITO film with a photolithography process. The pixel electrode is contacted with a drain electrode of a switching element and can be overlapped with a data bus line and a gate bus line. The protective film is formed with an organic insulating film such as benzocyclobutene (BCB), its surface being roughly formed using sputter etching, dry etching or UV (ultraviolet) process etc.

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

	(12) 87117018			
(51)∘int. Cl. ^{6.}		(11) 공개번호	특 1998-040306	
G02F 1 /1343		(43) 공개일자	1998년08월 17일	
(21) 출원번호	특 1996-059475			
(22) 출원일자	1996년 11월 29일			
(71) 출원인	엘지전자 주식회사 구자홍			
(72) 발명자	서울특별시 영등포구 여의도동 20번지 박재용	1	·	
	경기도 군포시 금정동 747-39 두원빌	라 8-301		
	김정현			
	경기도 안양시 동안구 신촌동 무궁화	한양아파트 108-1102		
	임경남			
	서울특별시 종로구 숭인 1동 81번지			
	김웅권			
	경기도 안양시 동안구 호계 1동 950-	55 201호		
	박성일			
(74) 대리인	대구광역시 서구 내당 3동 922-17 백승남, 나천열			
심사청구 : 있음				

(54) 액정포시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치

出学

본 발명의 액정표시장치는 게이트버스라인, 데이터버스라인 및 스위칭소자를 덮는 보호막이 benzocyclobutene(BCB) 등의유기절연막으로 형성되고, 상기 보호막 표면은 스퍼터 에칭(sputter etching)이나 드라이 에칭(dry etching) 또는 UV(ultraviolet)처리 등으로 거칠게 형성된다. 상기 스위칭소자의 드레인전국 부분의 보호막에는 콘택흡이 형성된다. 상기 콘택흡을 통하여 스위칭소자의 드레인전국과 연결된 화소전국이 보호막 위에 형성된다.

이와 같이 형성되는 본 발명의 액정표시장치는 특히, 보호막의 표면거칠기가 크기 때문에 보호막 위에 형성되는 화소전극 즉, ITO막과의 접착면적을 크게 할 수 있다. 따라서 보호막 위의 ITO막을 소정의 모양으로 패터닝할 때, 보호막과 ITO막 의 계연 부분에 에칭액 등이 침투하기 어렵게 되고, ITO막의 원하지 않는 부분이 에칭되는 것을 방지할 수 있다.

UHS

도7h

명세서

도면의 간단한 설명

도 1은 종래의 액정표시장치의 평면도이고,

도 2. 도 3은 종래의 액정표시장치의 단면도이고,

도 4는 오버에칭을 설명하기 위한 단면도이고,

도 5는 본 발명의 액정표시장치의 평면도이고,

도 6은 도 5의 단면도이고,

도 7a~도 7h는 본 발명의 제조공정도이다.

* 도면의 주요 부분에 대한 부호의 설명

(4, 104) : 화소전극, (11, 111) : 투명기판, (15, 115) : 데이터버스라인, (17, 117) : 게이트버스라인, (15a, 115a) : 소스전극, (15b, 115b) : 드레인전극, (17a, 117a) : 게이트전극, (23, 123) : 게이트절연막, (26, 126) : 보호막, (35, 135) : 양극산화막

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명의 목적은 유기절연막 등으로 된 보호막과 이 보호막 위에 형성되는 막(ITO 등으로 된 화소전극)과의 접착계면의 면적을 크게하여 이 접착계면의 밀착성을 강화시킴으로써 보호막 위에 형성된 막을 원하는 모양으로 정확히 패터닝하는데 있다.

본 발명의 다른 목적은 보호막 위에 형성된 막이 원하는 모양으로 정확히 패터닝 되도록 하여 수율이 향상된 고개구율의 액정표시장치의 제조방법을 제공하는데 있다.

본 발명은 액정을 구동하거나 제어하기 위해 스위칭소자가 내장된 액정표시장치의 제조과정에서 보호막 위에 형성되는 화소전극의 패터닝 불량에 관한 것이다. 특히, 박막트랜지스터(TFT)를 스위칭소자로 사용하는 액정표시장치에 있어서 TFT등을 덮는 보호막을 형성하고, TFT와 연결되는 화소전극을 보호막 위에 형성할때 상기 보호막과 상기 화소전극과의 접촉계면의 면적을 크게함으로써 상기 화소 전극이 오버에치(over etch)되는 것을 방지하는 제조방법 및 그 제조방법에 의하여 제조되는 액정표시장치의 구조에 관한 것이다.

종래의 액정표시장치는 도 1과 같이 게이트버스라인(17)은 수평으로 형성되어 있고, 상기 게이트버스라인(17)에서 분기한 게이트전극(17a)이 형성되어 있다.

데이터버스라인(15)은 종으로 형성되어 있고, 상기 데이터버스라인(15a)에서 분기한 소스전극(15a)이 형성되어 있다. 상기 소스전극(15a)과 게이트전극(17a)이 교차하는 부분에 TFT(8)가 형성되어 있고, 드레인전극(15b)은 화소전극(4)과 전기적으로 접촉되도록 형성되어 있다.

상기와 같이 형성된 종래 액정표시장치의 단면은 도 1의 Ⅱ-Ⅱ선을 따라 절단하여 나타낸 도 2와, 도 1의 Ⅲ-Ⅲ선을 따라 절단하여 나타낸 도 3과 같은 구조를 포함한다.

상기 도 2는 투명기판(11) 위에 게이트버스라인에서 분기하는 게이트전극(17a)이 형성되어있다. 상기 게이트전극(17a)층 '위에는 절연성을 향상시키고 힐락(hillock)을 방지하기 위하여 양극산화막(35)이 형성되어 있다. 상기 게이트전극(17a)이 형성된 투명기판(11) 위에 SiNx, SiOx 등의 무기절연막으로 된 게이트절연막(23)이 형성되어 있다. 상기 게이트전극(17a) 부분의 게이트절연막(23) 위에 비정질실리콘(이하 a-Si라칭한다)등으로 된 반도체층(22)이 형성되어 있다. 상기 반도체층(22) 위에 오믹접촉층(25)이 형성되어 있다. 상기 오믹접촉층(25)과 접촉되도록 데이터버스라인(15)에서 분기하는 소스전 극(15a)과 드레인전극(15b)이 소정의 간격을 두고 형성되어 있다. 상기 소기드레인전극(15a, 15b)을 덮도록 BCB 등의 유기절연막으로 된 보호막(26)이 형성되어 있다. 상기 드레인전극 부분의 콘택홀(31)을 통하여 드레인전극(15b)과 접촉되는 화소전극(4)이 보호막(26) 위에 형성되어 있다. 상기 도 2에서 설명되지 않은 부호 A, B는 화소전극(4)이 오버에치된 영역이다.

또, 상기 도 3은 투명기판(11) 위의 SiNx, SiOx 등의 무기절연막으로 된 게이트절연막(23) 위에 데이터버스라인(15)가 형성되어 있다.

상기 데이터버스라인을 덮는 BCB등으로 된 보호막(26)이 형성되고, 상기 보호막 위에는 화소전극(4)이 형성된다. 상기 도 3에서 설명되지 않은 부호 A, B는 화소전극이 오버에치된 영역이고, ①,② 는 화소전극의 오버에치로 인하여 빛 누설이 일어나는 영역이다.

상기 종래의 액정표시장치의 보호막(26)은 무기절연막에 비하여 낮은 유전율을 갖고, 기판면을 평탄화할 수 있는 유기절연막(BCB)을 사용함으로써 보호막 위에 형성되는 화소전극을 데이터버스라인 등에 중첩하여 고개구율의 액정표시장치를 구성할 수 있다.

발명이 이루고자하는 기술적 과제

그런데 종래의 액정표시장치는 유기절연막으로 된 보호막 위에 화소전극이 되는 투명전극 즉, 예를들어 ITO막을 패터닝함 때. 본래 기술자가 의도하는 도 1의 A영역의 정선 부분까지 ITO막이 패터닝 되도록 디자인 하더라도 ITO막과 유기절연막의 계연부분에 에칭액이 침투하여 ITO막이 오버 에치(over etch)된다. 도 1, 도 2, 도 3의 A, B로 표시된 영역이 오버 에치된 영역을 나타내며 이폭을 컨트를 하는 것은 매우어렵다. 상기와 같이 화소전극이 오버 에치 되어 형성됨으로써 도 3의 ①.② 부분 등에서 빛이 누설되기 때문에 콘트라스트 및 화질저하를 초래한다.

ITO막이 오버 에치되는 원인은 유기절연막 위에 ITO막을 증착할 때 유기절연막과 ITO막과의 열팽창계수의 차이로 인하여 ITO막이 크랙(crack)이 생기는 부분, 또는 ITO막과의 유기절연막의 접착계면의 밀착성이 약하기 때문에 생기는 접착계면의 공극부분에 에칭액이 침투하여 ITO막을 식각시키기 때문이다.

상기 ITO 막이 오버에치되는 메카니즘을 더 자세히 설명하면 도 4에서와 같이 포토레지스트막(300)을 이용하여 BCB로 된 보호막(26) 위에 ITO로 된 화소전극(4)을 형성할 때 ITO막과 BCB의 접착계면의 밀착성이 약하기 때문에 생긴 공극부분 (200)에 에칭액(화살표표시)이 침투하여 A영역만큼 오버에치된다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 게이트버스라인, 데이터버스라인 및 스위칭소자를 덮는

benzocyclobutene(BCB)으로 된 보호막을 형성하고, 특히 상기 보호막의 표면을 스퍼터 에칭(sputter etching)이나 드라이 에칭(dry etching) 또는 UV(ultraviolet)처리 등으로 거칠게 형성한다.

상기 스위칭소자의 드레인전극 부분의 보호막에 콘택홀을 형성하고, 상기 콘택흡을 통하여 드레인전극과 연결되는 화소전 극을 보호막 위에 형성한다. 이와 같이 유기절연막의 표면을 거칠게 형성함으로써 ITO막과의 접착계면이 넓어지게 되고, 그만큼 ITO막과 유기절연막의 밀착성이 향상되게 된다. 따라서 ITO막을 패터닝할 때 유기절연막과 ITO막의 접착계면을 따라 에칭액이 참투하기 어렵게 되고, 본래 디자인한 모양으로 정확히 ITO막을 패터닝할 수 있게 된다.

발명의 구성 및 작용

본 발명은 게이트버스라인, 데이타버스라인 및 스위칭소자를 포함하여 덮는 보호막과, 상기 보호막에 형성된 콘택홀과, 상기 콘택홀을 통하여 스위칭소자와 연결되며 상기 보호막 위에 형성된 화소전극을 포함하는 액정표시장치에 있어서, 상기 보호막의 표면이 스퍼터 에칭(sputter etching)이나 드라이 에칭(dry etching) 또는 UV(ultraviolet)처리되어 거칠게 형성되어 있는 것을 특징으로 한다.

이에 대한 구조를 도 5 및 도 6(도 5의 VI-VI선을 따라 절단한 단면도)에 나타낸다. 상기 도 5 및 도 6의 도면번호 104는 화소전극, 111은 투명기판, 115는 데이터버스라인, 117은 게이트버스라인, 123은 게이트절연막, 126은 보호막이다.

상기와 같이 구성된 액정표시장치는 보호막 표면이 거칠게 형성되어 있으므로 보호막과 ITO막과의 접착면적이 넓어진다. 따라서 보호막과 ITO막과의 계면은 밀착성이 향상되기 때문에 보호막과 ITO막의 경계부분을 따라 에칭액이 침투하기 어렵 다. 이하 실시예에서 본 발명의 액정표시장치의 제조방법 등에 대하여 상세히 설명한다.

실시예

본 발명의 액정표시장치의 제조과정은 도 5의 VII-VII선을 따라 절단한 도 7a~7h의 제조공정 단면도에 의하여 설명한다.

먼저 투명기판(111) 위에 AI(알루미늄), AI합금, Cr(크롬), Mo(몰리부덴)등의 금속막 중 선택하여 증착하고, 상기 금속막위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 금속막율웨트(wet)에칭 등의 방법으로 에칭하여 게이트버스라인에서 분기하는 게이트 전국(117a)을 형성한다. 게이트전국(117a)은 단차를 개선하기 위하여 테이퍼진 형태로 형성하는 것이 바람직하다(도 7a).

이어서 절연성을 향상시키고 힐락을 방지하기 위하여 게이트전극(117a) 등에 양극산화막(135)을 형성한다(도 7b). 상기 금속막이 크롬, 몰리부덴일 때는 양극산화하지 않는다. 상기 공정에 이어서 게이트절연막(123)이 되는 SiNx, SiOx 등의무기절연막과 반도체층(122)이 되는 a-Si층과 오믹접촉총(125)이 되는 t형 a-Si층을 연속 증착하여 적층한다(도 7c).

이어서 상기 n,형 a-Si층 위에 포토레지스트를 도포하고 상기 포토레지스트를 소정의 패턴이 되도록 현상하고 상기 현상 된 패턴에 따라 rr형 a-Si층을 동시에 에칭하여 오믹접촉층(125)과 반도체총(122)을 형성한다(도 7d).

이어서 Cr 또는 AI금속막 등을 기판의 전체면에 스퍼터링법 등으로 증착하고, 상기 금속막 위에 포토레지스트를 도포하고 . 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 금속막을 에칭하여 데이타버스라인 (115)에서 분기하는 소스전극(115a)과 드레인전극(115b)을 형성한다. 상기 형성된 소스전극(115a) 및 드레인전극(115b)을 마스크로 하여 소스/드레인전극 사이의 r형 a-Si층층을 제거한다.(도 7e).

이어서 보호막(126)이 되는 유기절연물질 즉. 폴리이미드(Polyimide:PI)계 수지막, 아크릴(acryl)계 수지막, 또는 페놀 (phenol), 폴리에스테르(polyester), 실리콘(sillicon), 아크릴 (acryl), 우레탄(urethane) 등의 열경화성 수지, 폴리카보네이트(polycarbonate), 폴리에틸렌(polyethylene), 폴리스틸렌(polystyrene) 등의 열가소성 수지, 혹은 아래 표1-1의 벤조싸이클로부텐(benzocyclobutene:BCB), F첨가 폴리이미드(polyimide:PI) 등과, 퍼플로오싸이클로부탄 (perfluorocyclobutane:PFCB), 플로오르폴리아릴에테르(Fluoropolyarylether:FPAE) 등에서 선택하거나 Siloxane계열

Polymer 등에서 선택하여 기판의 전면에 도포하고, 상기 보호막(126) 위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 보호막(126)을 에칭하여 콘택홀(131)을 형성한다(도 7f).

丑 1-1

재료명	유전율비	화학구조	
F첨가 풀리이미드	2.7	CF ₃ CO CF ₃ CF ₃ CO	
테프론(Teflon)	2.1~1.9	$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	
싸이토프	2.1	$ \left(\begin{array}{c} CF_{\bullet} - CF \\ CF_{\bullet} \end{array}\right) CF - (CF_{\bullet}). $	
всв	약 2.6	CH,	
불화폴리아릴에테르	2.6	(-R-0-F-F-F-0-),	
F첨가 바레린	약 2.4	(-cf,-⟨⊙⟩-cf,-) _n	

상기 콘택홀(131)은 드레인전극(115b) 부분에 드라이 에칭(dry etching) 등의 방법으로 형성된다. 상기 보호막(126)이 감 광성인 경우에는 포토레지스트 공정을 생략하고, 마스크를 사용한 노광공정에 의하여 상기 콘택홀을 형성할 수 있다. 상기 유기절연막으로 된 보호막(126)은 무기절연막에 비하여 작은 유전율을 갖고 있다. 따라서 이후의 공정에서 형성되는 화소전극과 상기 데이타버스라인 등이 중첩하는 부분에서 전기용량이 작아지기 때문에 리크전류로 인한 전압왜곡현상 및 크로스토크현상이 발생하지 않는다. 그러나 보호막(126)으로 무기절연막을 사용하면 무기절연막의 유전율이 크기 때문에 데이터버스라인 부분의 전기 용량이 커진다.

이 전기용량이 크면 쿨수록 화소전극의 전압왜곡현상 및 크로스토크현상은 커진다.

따라서 본 발명은 유전율이 작은 유기절연막을 보호막으로 사용하기 때문에 전압왜곡현상 및 크로스토크현상은 발생하지 않는다. 또한, 상기 보호막(126)는 기판면을 평탄화 할 수 있어서 셀갭(cell gap)을 균일하게 하는데 유리하며, 배향막의 러빙공정에서 불량이 발생하지 않는 장점이 있다.

즉, 상기 보호막(126)은 고개율의 액정표시장치를 제조하고, 셀갭(cell gap)을 균일하게 하는데 유리하기 때문에 사용된 것이다.

이어서 상기 보호막 표면을 스퍼터 에칭(sputter etching)이나 드라이 에칭(dry etching) 또는 UV(ultraviolet)처리하여 거칠게 형성한다(도 7g).

상기 스퍼터 에칭 방법은 Ar가스, Q 가스, 또는 Ar와 Q의 혼합가스로 유기절연막 등으로 된 보호막에 물리적인 충격을 가하여 상기 보호막의 C 또는 H등이 빠져나오도록 함으로써 상기 보호막 표면의 Si 베이스결합 구조를 깨뜨려 표면을 거 칠게하는 방법이다.

또, 상기 드라이 에칭 방법은 Q를 포함하는 불소화합물계, Q를 포함하는 염소화합물계 가스 등으로 보호막 표면을 에칭하는 방법이다.

즉, 유기물질 등으로 된 보호막의 C 또는 H 등과 드라이 에칭 쳄버내의 (가스가 반응하여 CO, CQ, H₂O 등이 형성되도록 함으로써 상기 C 또는 H 등이 빠져나온 보호막 표면은 거칠어진다.

그리고, UV처리 방법은 저파장영역의 높은 에너지로 유기절연막 등으로된 보호막의 Si 베이스결합 구조를 깨뜨려 상기 보호막의 C 또는 H 등이 빠져나오도록 함으로써 보호막의 표면을 거칠게 형성하는 방법이다.

또한, 상기 보호막의 드라이 에칭시 플라즈마 파워 또는, UV처리 중에 저주파 파워를 높여주면 미량의 Si이 보호막에서 빠져나오기 때문에 더 보호막 표면이 거칠어진다.

특히, 본 실시예에서는 콘택흡을 형성한 후 상기 에칭방법으로 보호막의 표면처리를 실행하였으나 이 공정순서가 바뀌어도 본 발명의 효과에는 영향을 미치지 않는다.

이어서 보호막(126) 위에 ITO(Indium Tin Oxide)을 증착하고, 사진식각 공정으로 상기 ITO막을 패터닝하여 화소전극(104)을 형성한다(도 7h). 상기 화소전극은 이미 설명한 것처럼 스위칭소자의 드레인전극(115b)과 접촉되며, 데이터버스라인, 게이트버스라인 등에 중첩하여 형성할 수 있다.

발명의 효과

본 발명의 액정표시장치는 게이트버스라인, 데이타버스라인 및 스위칭소자를 포함하여 덮는 보호막을 유기절연막으로 형성하고. 상기 보호막의 전체표면을 드라이에칭 등의 방법으로 거칠게 형성하여 보호막 위에 형성되는 IT0막과의 밀착성을 강화시킴으로써, 상기 IT0막을 패터닝할 때 보호막과 IT0막과의 접착계면에 에칭액이 칭투하지 못하도록 하는 것을 특징으로 한다.

상기와 같은 특징을 갖는 본 발명의 액정표시장치는 ITO막으로 형성되는 화소전국을 원하는 모양으로 정확히 패터닝하여 형성할 수 있다.

따라서 본 발명의 액정표시장치는 화소전국이 오버에치 되지 않음으로써 즉, 화소전국이 본래 디자인 된 모양으로 정확히 형성됨으로써, 화소전국의 가장자리 부분에서 빛이 누설되는 것을 방지할 수 있고, 콘트라스트가 저하되는 것을 방지하는 효과가 있다.

(57) 청구의 범위

- 청구항 1. 게이트버스라인, 데이터버스라인 및 스위칭소자를 포함하여 덮는 보호막을 형성하는 공정과, 상기 보호막의 표면을 거칠게 형성하는 공정과, 상기 스위칭소자의 드레인전극 부분의 보호막에 콘택홀을 형성하는 공정과, 상기 표면이 거칠게 형성된 보호막 위에 상기 콘택홀을 통하여 상기 스위칭소자의 드레인전극과 접촉되는 화소전극을 형성하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 2. 제1항에 있어서; 상기 보호막은 유기절연막인 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 3. 제2항에 있어서; 상기 유기절연막은 폴리이미드계 수지, 아크릴계 수지, 열경화성 수지, 열가소성 수지 중 선택되는 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구**항 4**. 제2항에 있어서; 상기 유기절연막은 벤조싸이클로부텐, F첨가 폴리이미드, 퍼플로오르싸이클로부탄, 플로 오르폴리아릴에테르 중 선택되는 어느 하나인 것을 특징으로 하는 액정 표시장치의 제조방법.
- 청구항 5. 제2항 내지 제4항 중 어느 한 항에 있어서; 상기 유기절연막은 감광성 유기절연막인 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 6. 제1항 내지 제4항 중 어느 한 항에 있어서; 상기 보호막의 표면을 거칠게 형성하는 공정은 스퍼터 에칭 (sputter etching), 드라이 에칭(dry etching), UV(ultraviolet)처리 방법 중 선택되는 어느 하나를 이용하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 7. 제6항에 있어서; 상기 콘택홀을 형성하는 공정은 드라이 에칭(dry etching) 방법을 이용하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 8. 제6항에 있어서; 상기 화소전극은 상기 게이트버스라인과 데이터버스라인에 선택적으로 중첩되도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 9. 제6항에 있어서: 상기 화소전극은 ITO막인 것을 특징으로 하는 액정표시장치의 제조방법.
- 청구항 10. 게이트버스라인, 데이터버스라인 및 스위칭소자를 포함하여 덮는 보호막의 표면이 거칠게 형성되고, 상기 보호막의 콘택흡을 통하여 상기 스위칭 소자의 드레인전극과 접촉되며 상기 표면이 거친 보호막 위에 형성되는 화소전극 을 포함하는 것을 특징으로 하는 액정표시장치.
- 청구항 11. 제10항에 있어서, 상기 보호막은 유기절연막인 것을 특징으로 하는 액정표시장치.
- 청구항 12. 제11항에 있어서: 상기 유기절연막은 폴리이미드계 수지, 아크릴계 수지, 열경화성 수지, 열가소성 수지 중 선택되는 어느 하나인 것을 특징으로 하는 액정표시장치.
- 청구항 13. 제11항에 있어서: 상기 유기절연막은 벤조싸이클로부텐, F첨가 폴리이미드, 퍼플로오르싸이클로부탄, 플로오르폴리아릴에테르 중 선택되는 어느 하나인 것을 특징으로 하는 액정표시장치.
- 청구항 14. 제11항 내지 제13항 중 어느 한 항에 있어서; 상기 유기절연막은 감광성 유기절연막인 것을 특징으로 하는 액정표시장치.


청구항 15. 제10항 내지 제13항 중 어느 한 항에 있어서: 스퍼터 에칭(sputter etching), 드라이 에칭(dry etching), UV(ultraviolet)처리방법 중 선택되는 어느 하나를 이용하여 상기 보호막 표면을 거칠게 형성한 것을 특징으로 하는 액정 표시장치.

청구항 16. 제15항에 있어서; 상기 화소전극은 ITO막인 것을 특징으로 하는 액정표시장치.


청구항 17. 제15항에 있어서, 상기 화소전극은 상기 게이트버스라인과 데이터버스라인에 선택적으로 중첩되도록 형성 . 하는 것을 특징으로 하는 액정표시장치.

도연


도면1




£*92*




도면3




도연4




도면5







도*면7a*




도면76




£₽7c




도*면7d*




도*면7*0



도*연7f*



£017g



도*면7*h

